PAT-NO:

JP409205148A

DOCUMENT-IDENTIFIER:

JP 09205148 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE

PUBN-DATE:

August 5, 1997

INVENTOR-INFORMATION: NAME WAKABAYASHI, SHIGEMICHI

MIYAMOTO, SHOICHI YASHIRO, HIROFUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP08010181

APPL-DATE:

January 24, 1996

INT-CL (IPC): H01L021/82, H01L027/04, H01L021/822

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent unauthorized duplication of a circuit

through the observation of the circuit pattern from above by a third parson, by

varying the operation of logic cells of the same layout pattern through

impurity implantation, and using a plurality of the logic cells having

different functions.

SOLUTION: In order to prevent illegal use by a third person, the

semiconductor integrated circuit device is formed as

follows: A plurality of transistor elements are formed on a semiconductor substrate. These transistor elements consists of previously formed transistor elements 6, 7 having a specified threshold voltage, and transistor elements 5, 8 the threshold voltage of which is made different from the abovementioned threshold voltage by implanting conductive impurities between the source and drain of the transistor elements 6, 7. Cells of the same shape, different in function, are obtained by varying threshold voltage, as mentioned above.

COPYRIGHT: (C) 1997, JPO

(19)日本国特許庁(JP)

識別記号

(51) Int.Cl.⁶

(12) 公開特許公報(A)

FΙ

庁内整理番号

(11)特許出顧公開番号

特開平9-205148

技術表示箇所


(43)公開日 平成9年(1997)8月5日

| H 0 1 L 21/82 27/04 21/822 | | H01L 21/82 D 27/04 A H |
|----------------------------------|-----------------|---|
| | | 審査請求 未請求 請求項の数1 OL (全 5] |
| (21)出願番号 | 特顧平8-10181 | (71)出願人 000003078 株式会社東芝 |
| (22)出顧日 | 平成8年(1996)1月24日 | 神奈川県川崎市幸区堀川町72番地 (72)発明者 若林 茂道 神奈川県川崎市幸区堀川町580番1号 を 式会社東芝半導体システム技術センター |
| | | (72)発明者 宮本 省一 神奈川県川崎市幸区堀川町580番1号 を 式会社東芝半導体システム技術センター |
| | | (72)発明者 矢代 廣文 神奈川県川崎市幸区堀川町580番1号 を 式会社東芝半導体システム技術センター |
| | | (74)代理人 弁理士 鈴江 武彦 |

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】不純物注入により、同一形状のレイアウトパターンからなる論理セルの動作を異ならせ、この機能の異なる論理セルを複数使用し、回路パターンの上部からの観察による第三者からの不正な回路コピーを防止する。【解決手段】この半導体集積回路装置は、半導体基板上に少なくとも複数のトランジスタ素子を形成し、上記複数のトランジスタ素子を、予め形成された所定のしきい値電圧を有するトランジスタ素子6、7と、そのドレイン・ソース間に導電性不純物を注入して上記所定のしきい値電圧を変化させたトランジスタ素子5、8とで構成し、当該しきい値電圧に差をつけることにより、同一形状のセルでありながら機能の異なったセルを形成し、第三者の盗用を防止するものである。



1

【特許請求の範囲】

【請求項1】 半導体基板上に少なくとも複数のトラン ジスタ素子を形成した半導体集積回路装置において、 上記複数のトランジスタ素子を、所定のしきい値電圧を 有するトランジスタ素子と、そのドレイン・ソース間に **導電性不純物を注入して上記所定のしきい値電圧を変化** させたトランジスタ素子とで構成し、当該しきい値電圧 に差をつけることにより、同一形状のセルでありながら 機能の異なったセルを形成し、第三者の盗用を防止する ことを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば大規模集積 回路(LSI;Large Scale Integrated Circuit)の不正なコ ピーを防止する対策を施した装置に係り、特にLSIの 回路の配線パターンの観察等による第三者による不正な コピーを防止することを特徴とする半導体集積回路装置 に関する。

[0002]

【従来の技術】従来、半導体集積回路装置においては、 第三者による回路パターンの不正コピーが問題となって おり、この不正コピーを防止するための具体的な解決策 が嘱望され、その為の種々の技術が開発されている。

【0003】例えば、正当な利用者であるか否かを識別 する識別論理回路を設け、該識別論理回路により正当な 利用者でないと判断された場合には、システム全体を動 作不能状態にする技術や、本来のシステムを正常動作さ せるのに不必要な冗長論理回路を設けて、正常な回路状 態とは異なるシステムとなるようにして、不正コピーを 防止する技術が提案されている。

【0004】さらに、LSI回路を不透明な膜で覆うこ とにより、配線パターンの観察による第三者の不正コピ ーを防止することも行われている。この他、例えばマス クROM (Read Only Memory)では、メモリセル・アレイ の内容、即ち記憶内容を製造段階で決めて作られたLS Iメモリ、具体的にはメモリセルとしてMOS (Metal 0 xide Semiconductor) トランジスタが有るか無いかで "1", "0"が決定される。この場合、MOSトラン ジスタをメモリセルアレイ全体に作成しておき、最後の 配線工程でビット線に接続するか否かを各メモリセルに 40 ピーが防止されることになる。 ついて決めている。従って、配線工程用のマスクのパタ ーンにより記憶内容が決まる。かかるマスクROMにお いて、第三者の不正コピーを防止すべく、MOSトラン ジスタの一部にエンハンスメント型トランジスタに代え てディプレション型トランジスタを混在させることは既 に公知の技術である。

[0005]

【発明が解決しようとする課題】しかしながら、正当な 利用者であるか否かを識別する識別論理回路を有し、上 な動作を行うシステムに係る従来技術では、上記識別論 理回路あるいは識別コードのみを解析するだけで、比較 的容易に回路のレイアウトパターンがコピーされしま

【0006】さらに、LSIの回路パターンを不透明な 膜で覆うことにより、第三者の不正コピーを防止する従 来技術では、不透明な膜のみ除去すれば、容易に回路パ ターンのコピーを行うことができる。

【0007】また、LSIの回路情報について、不透明 10 な膜で覆ったり、識別論理回路を設け、その識別結果に より正常或いは非正常なシステムとなる技術では、共に 解析箇所が限定され、不正なコピーを試みようとする第 三者は比較的容易に配線パターンをコピーすることが可 能であった。

【0008】本発明は、上記問題に鑑みてなされたもの で、その目的とするところは、複数のトランジスタ素子 の中にドレイン・ソース間に導電性不純物を注入してし きい値電圧を変化させたトランジスタ素子を混在させ、 同一形状のセルでありながら機能の異なったセルを形成 し、第三者の盗用を防止することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体集積回路装置では、半導体基板上に 少なくとも複数のトランジスタ素子を形成した半導体集 積回路装置において、上記複数のトランジスタ素子を、 所定のしきい値電圧を有するトランジスタ素子と、その ドレイン・ソース間に導電性不純物を注入して上記所定 のしきい値電圧を変化させたトランジスタ素子とで構成 し、当該しきい値電圧に差をつけることにより、同一形 30 状のセルでありながら機能の異なったセルを形成し、第 三者の盗用を防止することを特徴とする。

【0010】即ち、複数のトランジスタ素子が、所定の しきい値電圧を有するトランジスタ素子と、そのドレイ ン・ソース間に導電性不純物を注入して上記所定のしき い値電圧を変化させたトランジスタ素子とで構成され、 当該しきい値電圧に差がつけられ、同一形状のセルであ りながら機能の異なったセルが形成され、既存のセルを 本来とは異なった動作がなされる。これにより、第三者 のチップ上部からの観察による不正な回路パターンのコ

[0011]

【発明の実施の形態】以下、図面を参照して本発明の実 施例について説明する。一般に、論理集積回路(ロジッ クIC) をPチャネルトランジスタ、Nチャネルトラン ジスタなどを用いて構成する場合には、エンハンスメン ト型が主として用いられているが、当該エンハンスメン ト型のトランジスタのソース・ドレイン間に不純物を注 入してチャネルを形成するだけで、ディプレション型の トランジスタとすることが可能である。

記識別論理回路による識別の結果により正常又は非正常 50 【0012】ここで、図2は上記エンハンスメント型及

びディプレション型のPチャネルトランジスタとNチャ ネルトランジスタの特性を示す図である。同図に示され るように、エンハンスメント型のPチャネルトランジス タ、Nチャネルトランジスタは、トランジスタがONす るしきい値電圧Vthの絶対値がOよりも大きい。即ち、 電流 I DSは電圧VGSが所定の値以上になったときに流れ 始める。これに対して、ディプレション型のPチャネル トランジスタ、Nチャネルトランジスタでは、ゲート・ ソース間の電圧VCSが "O" でもトランジスタはON状 態となり、トランジスタのソース、ソレイン間に電流I DSが流れる。即ち、例えばディプレション型のNチャネ ルトランジスタでは、ゲートに負の電圧を印加すると、 ゲートの下に形成されたチャネル内に正電荷が集り、N 型のチャネル幅が狭くなり、電流Idsが変化を受ける。 【0013】本発明は、このような特性に着目して、ト ランジスタのゲート・ソース間の電圧VGが "O" では 常にOFFの状態となるのエンハンスメント型のPチャ ネルトランジスタ、Nチャネルトランジスタを複数構成 し、更に、当該エンハンスメント型トランジスタのチャ ネル部分に不純物を注入することで、上記電圧VGSが "O"でもONするディプレション型のPチャネルトラ ンジスタ、Nチャネルトランジスタに切り替えて両者を 混在させている。

【0014】このエンハンスメント型及びディプレショ ン型のトランジスタは、第三者がチップ上部から観察す るだけでは、どちらのタイプのトランジスタなのかを判 別することができない。従って、この切り替えを行うか 行わないかによって既存の論理セルを本来の動作とは異 なった動作をさせることができ、チップ上部からの第三 者の観察による不正な回路パターンのコピーを防止する 30 ことができる。以上が本発明の概略である。

【0015】次に図1には第1の実施例に係る半導体集 積回路装置の構成を示し説明する。 図1 (a) に示され るセルでは、Pチャネルトランジスタ1のソースは基準 電源に接続されており、ドレインはPチャネルトランジ スタ2のソースに接続されている。このPチャネルトラ ンジスタ2のドレインはNチャネルトランジスタ3のド レインに接続されており、ソースはNチャネルトランジ スタ4のドレインに接続されている。このNチャネルト ランジスタ4のソースは接地されている。入力端子 I N 40 1はPチャネルトランジスタ2とNチャネルトランジス タ3のゲートに接続されており、上記Pチャネルトラン ジスタ2のドレインとNチャネルトランジスタ3のドレ インの接続端は出力端子OUT1に接続されている。 尚、Pチャネルトランジスタ1,2、Nチャネルトラン ジスタ3,4は全てエンハンスメント型のトランジスタ で構成されている。

【0016】このような構成においては、上記エンハン スメント型トランジスタ1, 4は上記電圧VGSが "0"

流れず、入力端子IN1からLowレベルの信号が入力 された場合、出力端子OUT1の信号はHi-Z(フロ ーティング)となる。さらに、入力端子 IN 1から Hi ghレベルの信号が入力された場合も、出力端子OUT 1からの出力信号はHi-Zとなる。

【0017】一方、図1(b)に示されるセルでは、P チャネルトランジスタ5のソースは基準電源に接続され ており、ドレインはPチャネルトランジスタ6のソース に接続されている。このPチャネルトランジスタ6のド レインはNチャネルトランジスタ7のドレインに接続さ れており、ソースはNチャネルトランジスタ8のドレイ ·ンに接続されている。このNチャネルトランジスタ8の ソースは接地されている。入力端子IN2はPチャネル トランジスタ6とNチャネルトランジスタ7のゲートに 接続されており、上記Pチャネルトランジスタ6のドレ インとNチャネルトランジスタ7のドレインの接続端は 出力端子OUT2に接続されている。

【0018】尚、Pチャネルトランジスタ5、Nチャネ ルトランジスタ8をそれぞれディプレション型トランジ 20 スタにて構成し、Pチャネルトランジスタ6、Nチャネ ルトランジスタ7をエンハンスメント型で構成してい る。 即ち、 図1 (a) のエンハンスメント型のトランジ スタ1,4のチャネル部分にディプレション型となる不 純物を注入し、トランジスタ1,4のみを任意にディブ レション型に変更させたトランジスタ5,8としてい る。このような構成においては、上記ディプレション型 のトランジスタ5、8は上記電圧VCSが"0"であって もソース・ドレイン間には電流が流れ、インバータセル として機能する。

【0019】ここで、図1(d)は、このようなエンハ ンスメント型とディプレション型の特性の相違を利用し て構成した回路図である。先ず、インバータセル11を 図1(c)のセルにて構成し、インバータセル12を図 1(a)に示す構成のエンハンスメント型のセルにて構 成し、インバータセル13を図1(b)に示す構成のデ ィプレション型のセルにて構成した場合について考察す る。入力端子IN4からLowレベルの信号を入力した 場合、インバータセル11の出力はHighレベルとな り、インバーセル12の出力はHi-Zとなり、インバ ータセル12は通常のインバータセルと同様な動作をし てその出力はHighレベルとなり、結果として出力端 子OUT4からの信号はHighレベルとなる。また、 入力端子 I N 4 から H i g h レベルの電圧を入力した場 合、前記同様、インバータセル12の出力はHi-Zと なり、インバータセル13の出力はLowレベルとな り、結果として出力端子OUT4からの信号はLowレ ベルとなる。従って、この場合、図2の回路は等価的に 一般的なインバータセルの機能を発揮することになる。 尚、入力端子 I N 4 からの信号に対する出力端子OUT である為、トランジスタのソース・ドレイン間に電流は 50 4の信号の状態は図3に示される通りである。

【0020】これに対して、図1(d)のインバータセ ル11を図1(c)のセルにて構成し、インバータセル 12を図1(b)のディプレション型のセルにて構成 し、インバータセル13を図1(a)のエンハンスメン ト型のセルにて構成した場合について考察する。入力端 子 I N 4 から L o wレベルの信号を入力した場合、イン バータセル11の出力はHighレベルとなり、インバ ータセル12の出力はLowレベルとなり、インバータ セル13の出力はHi-Zとなり、結果として出力端子 OUT4 からの信号はLowレベルとなる。また、入 10 力端子 I N 4 から H i g h レベルの信号を入力した場 合、前記同様、インバータセル12出力はHighレベ ルとなり、インバータセル13の出力はHi-Zとな り、結果として出力端子OUT4 からの信号はHig hレベルとなる。従って、この場合には、図1(d)の 組み合わせ回路は等価的に一般的なインバータセル 2段 分に相当することになる。尚、入力端子IN4からの信 号に対する出力端子OUT4 の信号の状態は図3に示 される通りである。

【0021】以上説明したように、第1の実施例では、 上記原理を利用して、本来インバータ(非インバータ) として動作するセルの代わりに前記組み合わせ回路を使 用すれば、不正な回路パターンのコピーを試みようとす る第三者には、本来の動作が反転すべきなのか、正転す べきなのかが判らず、システムの解析を困難にすること が可能である。尚、同原理を利用すれば、例えばNAN DやANDゲート、NORやORゲートなどにも応用が 可能であることは勿論である。

【0022】次に図4には第2の実施例に係る半導体集 **精回路装置として、上記原理を利用したNANDゲート 30** の一般的な回路例を示し説明する。同図に於いて、符号 14, 15はPチャネル型トランジスタ、符号16, 1 7はNチャネル型のトランジスタである。符号15,1 6のトランジスタをエンハンスメント型のトランジスタ で、トランジスタ17をVGSが"O"より大きいときに 常にONとなるディプレション型トランジスタで構成 し、Pチャネルトランジスタ14をチャネルに注入する 不純物の量により、しきい値電圧の絶対値を高くした、 常にOFFとなるトランジスタで構成すれば、入力端子 IN6からHighレベル、Lowレベルの信号が入力 40 ネルトランジスタ されても、出力端子OUT5の出力信号は何ら影響され ず、入力端子IN5の入力信号の反転波形が出力される ことになる。

【0023】以上説明したように、第2の実施例に係る

半導体集積回路装置であるNANDゲートを使用すれ ば、上部からの観察だけでは、入力端子IN6の入力波 形が装置に影響しているものと判断され、第三者による システムの解析を困難とすることが可能である。

6

【0024】以上詳述したように、本発明の半導体集積 回路装置では、半導体基板上にトランジスタ素子を形成 した後、しきい値電圧を変える為の不純物注入にて複数 のトランジスタを形成し、同トランジスタを組み合わせ て論理を異ならせることが可能なセルを作成すること

で、上部からの観察だけでは回路機能が判らず、不正に コピーできなくなる効果が得られる。

【0025】さらに、第三者による不正コピーを防止す る事により、正当なチップ開発者の利益を長期間守るこ とができ、仮に第三者が回路解析を実施する場合でも、 特殊技術と多大な時間を必要とすることになる。

【0026】また、レイアウトパターンとしては同一で あり、現レイアウトデータを加工して、不純物選択用マ スク及び工程を追加するのみで対応可能となり、設計期 間や開発コストを最小限に抑えることができる。

[0027]

20

【発明の効果】本発明によれば、複数のトランジスタ素 子の中にドレイン・ソース間に導電性不純物を注入して しきい値電圧を変化させたトランジスタ素子を混在さ せ、同一形状のセルでありながら機能の異なったセルを 形成し、第三者の盗用を防止することができる半導体集 積回路装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る半導体集積回路装 置の構成を示す図である。

【図2】 エンハンスメント型トランジスタとディプレシ ョン型トランジスタの特性の相違を示す図である。

【図3】第1の実施例の入力・出力信号の様子を示すタ イミングチャートである。

【図4】第2の実施例に係る半導体集積回路装置の構成 を示す図である。

【符号の説明】

1, 2, 6, 9, 15 エンハンスメント型のPチャネ ルトランジスタ

3, 4, 7, 10, 16 エンハンスメント型のNチャ

5, 14 ディプレション型のPチャネルトランジスタ 8,17 ディプレション型のNチャネルトランジスタ 11~13 インバータ

